1 黑白四画面处理器的组成及主要功能

　　1.1 黑白四画面处理器的组成

　　黑白四画面处理器的方框图如图1所示。由图1可知,该多画面处理器以FPGA器件和单片机为核心,外加A/D、D/A、帧存储器、串行存储器、串行时钟和字符叠加等辅助芯片组成。

　　1.2 黑白四画面处理器的主要功能

　　该四画面处理器的主要功能如下:

　　·视频格式为CCIR格式,即视频信号的场频为50Hz;

　　·双工操作(在录像的同时可进行回放),菜单设定;

　　·全屏显示时象素为1024×512,256个灰度等级;

　　·4路CVBS输入及1路录像输入;

　　·1路全画面与四分割切换输出,1路录像输出(固定四分割);

　　·切换时间可调,范围为1～255s。

　　·画面上可叠加时间日期,且位置可调整；

　　·有报警输入输出功能,报警复位时间的可调范围为1～300s；

　　·有视频信号丢失报警功能,报警时对应的画面上有文字显示。

　　2 各部分电路的结构及工作原理

　　2.1 输入缓冲及A/D转换

　　该部分电路的主要功能是将输入的模拟视频信号转换成数字视频信号供FPGA器件处理,其方框图如图2所示。4路视频信号经过受FPGA控制的模拟多路选择器后,输出2路视频信号,经过缓冲放大后送到受FPGA控制的模拟开关;然后再输出给A/D,2路视频信号需要2片A/D芯片。A/D芯片选TLC5510,该芯片是一种分辨率为8位、20MSPS(20兆采样点/秒)的CMOS模/数转换器。在FPGA的控制下,TLC5510将输入的模拟视频信号转换成数字视频信号,然后送往帧存储器。

　　2.2 帧存储器

　　帧存储器选AVERLOGIC公司的AL422,共需要2片。AL422是存储量为384KB×8Bits的FIFO(First In First Out)DRAM,它支持VGA、CCIR、NTSC、PAL和HDTV分辨率,具有独立的读/写操作及输出使能控制;存取时间为15ns的高速异步串行存取,可在5V或3.3V电源电压下工作,标准的28脚SOP封装。

　　2.3 FPGA器件

　　FPGA是本设计的核心,与传统逻辑电路和门阵列相比具有不同的结构。FPGA利用小型查找表(16×1 RAM)来实现组合逻辑,每个查找表连接到一个D触发器的输入端,D触发器再来驱动其它逻辑或驱动I/O。这些模块利用金属连线互相连接或连接到I/O模块。FPGA通过向内部静态存储单元加载编程数据来实现其逻辑,存储在存储单元中的值决定了FPGA实现的功能;FPGA的这种结构允许无限次的重新编程。由此可见,用FPGA设计的产品调试修改及升级均很容易,且具有很大的灵活性。目前FPGA的种类很多,在本设计中选用Spartan系列的XCS05XL。该芯片是Xilinx公司推出的低价格、高性能的FPGA,其主要特点如下:

　　·系统门的数目达到了5000,Logic cell数目达到了238,系统资源丰富;

　　·具备片上可编程分布式RAM,最多可编程的RAM达3200bit;

　　·分布式算术逻辑单元,支持分布式DSP运算;

　　·灵活的高速时钟网络,内部三态总线;工作电压为3.3V。

　　有关XCS05XL的详细资料请参阅参考文献[1]。

　　FPGA的编程数据存储在单片机的FLASH ROM里。每次上电后单片机将编程数据装入XCS05XL,编程模式选从串模式,因而其22脚(M1)和24脚(M0)悬空。编程数据装入后,XCS05XL的逻辑功能就确定了;XCS05XL控制视频信号的输入及A/D转换,在其内部将每路视频信号压缩为原来的1/2,同时在单片机的控制下给每路叠加时间、日期、通道数等字符信息,然后将压缩的四路视频信号合成为一路完整的数字视频信号,并输出给D/A,形成四分割输出。

　　2.4 D/A转换及输出缓冲放大

　　D/A转换电路将FPGA输出的数字视频信号转换成模拟视频信号,然后经过缓冲放大输出给监视器,D/A芯片选HI1171。该芯片是一种分辨率为8位,频率为40MHz的高速D/A转换器,其最大积分和微分线性误差分别为1.3LSB和0.25LSB;最小建立时间仅为5ns,在单5V下工作,功耗只有80mW。输出缓冲放大由分立元件组成。

　　2.5 单片机

　　单片机选日本NEC公司的μPD78F0034,该芯片的主要特点是:

　　·时钟为8.38MHz时的指令周期为0.24μs;

　　·ROM为32KB FLASH,RAM为1024bytes;

　　·可寻址空间为64KB,5个外部中断,15个内部中断;

　　·39个CMOS I/O,8个CMOS INPUT,4个N-CH漏极开路I/O;

　　·1个16位定时/计数器,2个8位定时/计数器;

　　·1个时钟定时器,1个看门狗定时器,1个UART端口·

　　·支持I2C总线,有时钟信号及蜂鸣信号输出功能;

　　·外部数据总线为8位,内部寄存器为16位;

　　·有8位无符号乘法指令,16位除法指令;

　　·工作电压范围为1.8V～5.5V,有STOP/HALT工作模式。

　　由此可见,该芯片的性能要优于目前流行的MCS-51系列,其8位无符号乘法指令及16位除法指令给软件编程带来了很大的方便。另外,由于该芯片本身带看门狗定时器,因而无需外加看门狗电路,就能保证系统稳定、可靠地工作。

　　2.6 存储器

　　存储器芯片采用串行EEPROM芯片X24C16。该芯片是容量为2KB带写保护的I2C总线数据存储器,当WP=1时,只能读,不能写数据。它使用串行数据线(SDA)和串行时钟线(SCL)进行主从器件之间的数据传输。I2C总线上的数据传输率可达100Mbps,快速方式下可达400Mbps。在I2C总线传输中,开始和停止条件定义如下:当SCL为高时,SDA由高变低为开始条件;当SCL为高时,SDA由低变高时为停止条件(如图3(a)所示)。SDA和SCL都是双向传输线,SDA线上的数据在时钟为高期间必须是稳定的,只有当SCL线上的时钟信号为低时,数据线上的状态才可以改变(如图3(b)所示)。输出到SDA线上的每一字节必须是8位,每次传输的字节不受限制,每字节必须有一个应答位。本设计中X24C16的第5脚(SDA)和第6脚(SCL)分别接单片机的P3.6和P3.7。

　　2.7 时钟和字符叠加电路

　　时钟芯片选串行时钟DS1302。该芯片是一种高性能、低功耗且带RAM的实时时钟芯片,它有如下主要特性:

　　·实时时钟,可对秒、分、时、日、周、月、年进行计数,且有闰年补偿功能,直至2100年;

　　·用于数据暂存的31B NV RAM,简单的三线接口,TTL兼容;

　　·用于时钟或RAM数据读/写的连续多字节数据传送方式;

　　·8引脚DIP或用于表面贴装的8引脚SOIC封装;

　　·工作电压为2～5.5V,温度为-40°C～85°C。

　　字符叠加电路由NEC公司μPD6453组成。该芯片可在屏幕上显示12行、每行24个字符、每个字符为12×18点阵。字符的大小、闪烁频率可以根据需要进行调整,屏幕的背景色、字符的边缘色以及字符本身的颜色也可以修改。该芯片内部除固化了191个日文、英文字母和数字等字符的字模以外,还固化了49个汉字(如年、月、日、时)的字模;另外该芯片提供16个字符的RAM空间,供用户填入自定义字符。由于画面处理器不需要叠加太多的不同字符,因而本设计不外加汉字字库,这样既节省了成本和线路板的空间,又简化了电路结构。μPD6453所需的行、场同步信号及时钟信号均由FPGA提供。单片机通过串行数据传输将一系列命令(包括所要显示的字符或汉字、字体大小、字符的间距、字符的属性)送往μPD6453,μPD6453收到命令后再将所要显示的字符或汉字等信息送至FPGA。

　　2.8 视频信号切换电路

　　该电路由MAX440组成。MAX440是一种内含宽带视频放大器的高速多路视频选择开关,可输入8路视频信号,输出为1路视频信号。在单片机的控制下,输出可与8路视频输入中的任一路相连。该芯片的主要特点如下:

Powered by Team Board