http://www.broadkey.com.cn/XML.ASPTEAM Board - 科伟奇电子 TEAM 2.0.5 ReleaseTEAM Board by TEAM5.Cn Studio 30http://www.broadkey.com.cn/Thread.asp?tid=120 flora2009/11/28 12:25:54摘要： 结合自适应算法、CX-TB导通测试算法以及二进制计数测试序列，给出了用软件控制EPM9320LC84边界扫描链路，以输出图形并采集引脚对图形的响应，然后通过比较输出测试图形与采集测试图形的差异实现芯片I／O引脚印刷电路板故障的诊断方法。该测试图形便于实现，测试方法快捷、通用性强，诊断结果准确，故障覆盖率高。文中在以ＰＣ机作为边界扫描测试向量生成和故障诊断的基础上，对单芯片——EPM9320LC84的印刷电路板故障诊断进行了一些讨论。
关键词： 边界扫描；故障诊断；测试图形
IEEE 1149.1标准规定的边界扫描技术是针对复杂数字电路而制定的。标准中的自治测试技术现已成为数字系统可测性设计的主流。在利用边界扫描技术对芯片印刷电路板进行测试时，单芯片与多芯片电路板虽有相同点，但也有不同点。因为多芯片的电路板可以将几个芯片分别作为测试向量进行发送和接收，而单芯片电路板则只需要一个集发送、接收于一体的芯片。本文在以ＰＣ机作为边界扫描测试向量生成和故障诊断的基础上，对单芯片ＥＰＭ９３２０ＬＣ８４的印刷电路板故障诊断进行了讨论。

１ ＥＰＭ９３２０ＬＣ８４的结构和性能
１．１ 主要性能
ＥＰＭ９３２０ＬＣ８４是Ａｌｔｅｒａ公司生产的ＥＰＬＤ器件，它的主要性能如下：
●内含ＪＴＡＧ边界扫描测试电路。
●在５Ｖ电源条件下，ＪＴＡＧ接口可编程。
●所有的Ｉ／Ｏ均可在３．３Ｖ或５Ｖ电源下工作，并且在引脚处都有输入／输出寄存器。
●Ａｌｔｅｒａ ＭＡＸ＋ＰＬＵＳⅡ 开发系统可提供软件设计支持，该开发系统可工作在４８６ＰＣ机、奔腾ＰＣ机、Ｓｕｎ ＳＰＡＲＣ工作站、ＨＰ９０００系列７００工作站、ＩＢＭ ＲＩＳＣ系统／６０００或ＤＥＣ Ａｌｐｈａ ＡＸＰ工作站上。
●利用ＥＤＩＦ、Ｖｅｒｉｌｏｇ ＨＤＬ、ＶＨＤＬ和其它软件可通过ＣＡＥ工具（如ＯｒＣＡＤ）提供仿真支持。
１．２ 管脚说明
图１是ＥＰＭ９３２０ＬＣ８４的引脚图，其功能如下：
ＶＣＣ、ＶＰＰ：芯片电源端。
ＧＮＤ:芯片地端。
Ｉ／Ｏ：输入／输出引脚。
ＩＮ１～ＩＮ４:专用输入引脚。
ＴＣＫ，ＴＭＳ：分别为时钟测试和测试模式选择端。
：测试模式选择端。
ＴＤＩ，ＴＤＯ?分别为测试数据输入、输出端。



其中，ＴＣＫ、ＴＭＳ、ＴＤＩ、ＴＤＯ为ＪＴＡＧ边界扫描接口，它们和芯片内部的边界扫描寄存器?５０４个数据捕获寄存器，１６８个数据更新寄存器，一个指令捕获寄存器，一个指令更新寄存器?链形成的边界扫描结构一起可用于芯片内部和外部测试。

２　测试系统配置
把ＢｙｔｅＢｌａｓｔｅｒ 下载电缆连到ＰＣ机的打印并口可实现ＰＣ机并口与ＪＴＡＧ接口的互连。ＰＣ机可用软件来控制边界扫描接口以完成边界扫描测试任务。
利用ＶＣ＋＋语言可编写ＭＦＣ应用程序（内容主要包括：ＴＡＰ控制类、测试向量生成、发送、采集类、故障诊断类等）?以达到人机交互、故障诊断、数据管理三个方面的要求。

３　数据发送与数据采集
３．１ 数据发送
通过ｅｘｔｅｓｔ模式发送数据时。可在移位阶段将捕获寄存器的数据移出，同时将测试图形移入。而在更新阶段，测试图形从捕获寄存器传送到更新寄存器，再由更新寄存器驱动测试信号并将其输出至Ｉ／Ｏ引脚。对于单芯片电路板来说，无论是输入引脚，还是在引脚发送测试图形时，其控制三态均应为输出状态，即令ＯＥＪ更新寄存器为１。
３．２ 数据采集
数据采集的目的是得到引脚对测试图形的响应。如果引脚正确，输出的测试图形就等于采集到的测试图形，如果引脚出现故障，两者必有差异。由于采集到的测试数据就是故障诊断的依据，所以能否正确、合理地采集到数据是数据采集的关键。单芯片电路板不像多芯片那样利用ｓａｍｐｌｅ模式采集数据，而是仍旧利用ｅｘｔｅｓｔ模式来采集数据。
图２是利用ｓａｍｐｌｅ模式采集数据的原理图。在捕获阶段，由ＯＥＪ和ＯＵＴＪ来控制三态门状态，以使电路板上三态输入引脚为高阻状态，三态输出引脚为输出状态。由于采集的数据是引脚的实际状态，而不是引脚对输出测试图形的响应，故用ｓａｍｐｌｅ模式不能正确地采集测试图形以用于故障诊断。
图３是利用ｅｘｔｅｓｔ模式在捕获阶段进行数据采集的示意图，图中的三态门受ＯＥＪ、ＯＵＴＪ更新寄存器控制，而这两个寄存器的数值是发送测试图形时的值，三态有效。所以它所采集的数据即为引脚对测试图形的响应，可以满足采集要求。

４　测试算法
电路板常见故障模型有呆滞型故障、固定开路故障和短路故障。为了消除误判和混淆故障及提高诊断速度，可在算法上结合电路结构对自适应算法和ＣＸ－ＴＢ导通测试算法以及二进制计数测试序列进行改进，以对引脚全部的短路故障、呆滞故障进行完备诊断。具体步骤如下：
（１）引脚分类
电路图中的引脚可分为输入、输出、输入／输出、空闲、专用输入、地／电源、ＮＣ几类。由于专用输入引脚边界扫描结构没有更新寄存器，所以测试图形无法输出到引脚?因此不能用此方法测试。而地／电源引脚、ＮＣ引脚不带有边界扫描结构所以也不能测试。故此，真正能进行测试的引脚只有前四类。可令ｎ等于前四类引脚数目的总和。
（２）生成测试向量
按照引脚号对前四类引脚进行从小到大排序，序号为：０到ｎ－１，然后计算ｌｏｇ２(ｎ＋２）的值，再根据有余进一的原则算出并行测试向量个数ｍ。为避免出现误判，可从０００……１开始进行二进制计数，以形成测试向量，其行数为ｎ，列数为ｍ。
（３）发送测试向量
（４）采集测试结果
（５） 添加测试图形
比较测试序列与采集到的结果，确定异常行（总数Ｗ）。为避免混淆和误判故障，可进一步添加Ｃ个为全０或全１码的测试图形。
（６）故障诊断
该算法具有故障定位准确，测试周期短，测试效率高等特点。



５　故障诊断
由于ＥＰＭ９３２０ＬＣ８４芯片采用ＣＭＯＳ工艺制作，因此，它的引脚与地、电源短路分别归为呆滞于０和呆滞于１；器件引脚悬空也归为呆滞于０。其引脚互连测试图形是“与”逻辑。
具体诊断时，可比较输出测试图形与采集测试图形的差异，相同即为正常行，不同则为异常行。诊断过程如下：
●若异常行和正常行的测试向量相同，则添加测试图形令异常行并行测试向量为全０，其余行测试向量为全１，而对于发送、采集添加的测试向量，若正常行采集结果为全０，则正常行与异常行对应引脚互连。否则必有其它脚与异常行对应脚互连。
●如果异常行向量是全１，判断异常行对应引脚呆滞于１。
●如果异常行向量为全０，则可添加测试图形令所有测试向量为全１，同时发送、采集添加的测试向量，此时若异常行测试结果为全０，则异常行对应引脚呆滞于０。否则必有其它脚与该异常行对应引脚互连。
●如果两个异常行测试向量相同且为全０，则可添加测试图形以令所有测试向量为全１，同时发送、采集添加的测试向量，如果异常行为全０，则异常行对应引脚呆滞于０；如果测试结果是两行都为全１，则添加测试图形令两个异常行测试向量分别为全１和全０，其余向量为全１，再一次发送、采集添加的测试向量，如果采样结果是两个异常行为全０，则两异常行对应引脚互连；否则两异常行对应引脚无关，必有其它引脚与异常行对应引脚互连。
●如果两个异常行测试向量相同，且既非全０又非全１，则两异常行对应引脚互连。

６　结束语
利用芯片边界扫描结构，采用本文介绍的算法，不需要附加其它芯片，就能完成ＥＰＭ９３２０ＬＣ８４所有Ｉ／０引脚的印刷电路板故障诊断?它所覆盖的故障包括引脚呆滞，引脚互连等。而且这种算法对多引脚互连故障也能准确诊断。其测试方法简单易行，测试时间不超过１秒，而且诊断十分准确。]]>