针对中心机房功耗越来越大的问题，某些电信运营商制定了采购设备功耗每年降低20%的目标。半导体是功耗问题的关键所在，其解决方法是重新设计芯片实施和交付方案，而最新一代FPGA可以说是主要的推动力量。通过采用基于 40nm的半导体最新制造工艺以及创新方法来优化这些复杂的器件，设计人员能够在单芯片中集成更多的功能。这不但降低了总功耗，而且还可以降低后续工艺节点每一相应功能的功耗。

　　TPACK便是能够充分发挥低功耗优势的公司之一，它是世界上最大的电信系统供应商之一，可提供基于Altera Stratix IV FPGA的运营商级以太网芯片解决方案。Altera高性能、低功耗技术与TPACK高度集成复杂器件专业技术相结合，将为系统供应商提供低功耗的芯片方案，供他们在此基础上持续提高带宽容量，并完成更智能的处理。

　　此外，TPACK提供的芯片解决方案可以导入到最新的FPGA中，进一步降低功耗。最终实现的系统不但大大降低了目前的功耗，而且在未来几年中，仍能满足继续降低功耗的要求。

　　解决功耗挑战

　　在前沿硅片技术中处理功耗问题涉及到多种方法，包括工艺、体系结构和设计优化等。下面介绍开发功耗优化方案时采用的工艺优化、体系结构优化和设计优化方法。对功耗进行优化的关键方法是可编程功耗技术，根据一定的设计要求，可选择性地接通或者关断每个逻辑阵列模块(LAB)、存储器和数字信号处理(DSP)模块，从而降低功耗。

　　工艺优化

　　在针对功耗而优化Altera 40nm FPGA的各种技术中，每一种都有各自的优缺点：

　　■ 逻辑门多层氧化(三重氧化)

　　每个晶体管以静态功耗换取速度

　　■ 多阈值电压

　　每个晶体管以静态功耗换取速度

　　■ 低k金属间绝缘

　　降低动态功耗，提高性能。

　　■ 超应变硅

　　电子和空穴移动能力提高30％

　　功耗和性能达到平衡

　　■ 铜互联

　　提高性能，减小IR降。

　　体系结构优化

　　电信线路卡根据到达数据包流量来进行路由选择。它需要高性能外部存储器来缓冲数据包，同时进行路由选择。Stratix IV FPGA提供动态片内匹配(OCT)功能，降低了线路卡功耗。在将数据包写入存储器时，动态OCT功能禁止写操作并行匹配，从而降低了静态功耗。

　　设计优化

　　根据设计要求，可编程功耗技术可以使每一个可编程LAB、DSP模块和存储器模块工作在高速或者低功耗模式下。没有针对功耗进行优化的FPGA中，模块以最高速率运行来支持关键时序通路。而应用Altera的可编程功耗技术后，阵列中除了设计为关键时序通路的LAB，其他LAB都可以设置为低功耗模式。只把关键时序通路设置为高速模式，从而有效降低了功耗。

　　Altera进行创新的另一关键技术是具有功耗预知能力的 Quartus II开发软件综合以及布局布线引擎。这一降低功耗的方法对设计人员而言是透明的，可以通过简单的编译设置来实现。设计工程师把时序约束作为设计输入过程的一部分来进行设置，对设计进行综合以满足性能要求。Altera和第三方工具为每一逻辑自动选择所需的性能，通过功耗预知布局布线和时钟来降低功耗。

　　最终设计满足了设计人员的低功耗要求，他们可以选择最低程度或者最大程度优化，后者可最大限度地降低功耗，但是编译时间较长。根据设计和所选择的优化程度，结果会有所不同。这一功能的目的是不需要设计人员的干预便能够降低功耗，同时对设计性能的影响最小。

　　通过Quartus II开发软件优化功耗

　　Altera Quartus II 软件功耗优化涉及到三个步骤。首先进行“功耗预知”综合。功耗预知意味着软件可以减少每个时钟周期中要访问的RAM模块数量，还可以重新安排设计，以减少触发频率较高(或者易受干扰)的逻辑。

　　功耗预知综合之后，Quartus II软件对信号进行布线，减小电容，建立高功效DSP模块配置，完成功耗预知布局布线。Quartus II软件中的PowerPlay功耗优化功能指导适配器使用额外努力选项，利用专门的功耗体系结构特性，对设计进行功耗优化。使用时序约束，Quartus II软件可保证设计中的关键通路在性能上达到最优，而时序不重要的通路在功耗上最优。

　　发挥FPGA的优势

　　基于FPGA而不是代工线制造工艺进行芯片开发，可使专用芯片产品充分利用芯片制造的最新开发技术，来实现高功效解决方案。芯片供应商TPACK称这一方法为SOFTSILICON，使用Stratix IV FPGA为电信系统供应商提供运营商级以太网数据包处理、流量管理和设计包映射芯片解决方案。