对 PowerPC 体系结构家族树的所有分支来说，PowerPC 体系结构和应用级编程模型是通用的。要获得详细的资料，请参阅 IBM® PowerPC Web 站点技术库中的产品用户手册（参阅 参考资料以获取链接）。

PowerPC 体系结构是一种精减指令集计算机（Reduced Instruction Set Computer，RISC）体系结构，定义了 200 多条指令。PowerPC 之所以是 RISC，原因在于大部分指令在一个单一的周期内执行，而且通常只执行一个单一的操作（比如将内存加载到寄存器，或者将寄存器数据存储到内存）。

PowerPC 体系结构分为三个级别（或者说是“book”）。通过对体系结构以这种方式进行划分，为实现可以选择价格/性能比平衡的复杂性级别留出了空间，同时还保持了实现间的代码兼容性。

Book I. 用户指令集体系结构

定义了通用于所有 PowerPC 实现的用户指令和寄存器的基本集合。这些是非特权指令，为大多数程序所用。

Book II. 虚拟环境体系结构

定义了常规应用软件要求之外的附加的用户级功能，比如高速缓存管理、原子操作和用户级计时器支持。虽然这些操作也是非特权的，但是程序通常还是通过操作系统调用来访问这些函数。

Book III. 操作环境体系结构

定义了操作系统级需要和使用的操作。其中包括用于内存管理、异常向量处理、特权寄存器访问、特权计时器访问的函数。Book III 中详细说明了对各种系统服务和功能的直接硬件支持。

从最初的 PowerPC 体系结构的开发开始，就根据特定的市场需求而发生分支。当前，PowerPC 体系结构家族树有两个活跃的分支，分别是 PowerPC AS体系结构和 PowerPC Book E体系结构。PowerPC AS 体系结构是 IBM 为了满足它的 eServer pSeries UNIX 和 Linux 服务器产品家族及它的 eServer iSeries 企业服务器产品家族的具体需要而定义的（参阅 参考资料中的链接以获得更多资料）。PowerPC Book E 体系结构，也被称为 Book E，是 IBM 和 Motorola 为满足嵌入式市场的特定需求而合作推出的。PowerPC AS 所采用的原始 PowerPC 体系结构与 Book E 所采用的扩展之间的主要区别大部分集中于 Book III 区域中。

在这些衍生的体系结构中还有一些适当的应用级扩展，这些扩展大部分与具体应用的场合相关，但是 PowerPC AS 和 PowerPC Book E 共享在 PowerPC 体系结构的 Book I 中定义的基本指令集。虽然三种体系结构主要在操作系统级别上表现出不同，但它们在很大程度上具备应用级的兼容性。

PowerPC 最初定义了同时对 32 位和 64 位实现的支持，可以让 32 位的应用程序运行于 64 位系统之上。在 IBM pSeries 和 iSeries 服务器上使用的 PowerPC AS 系统现在只提供体系结构的 64 位实现，新的 64 位应用程序和遗留的 32 位的应用程序可以运行于同一个系统之上。PowerPC Book E 体系结构同时有 32 位实现和 64 位实现，64 位实现也完全兼容 32 位 PowerPC 应用程序。这两种体系结构都具备与 PowerPC Book I 指令和寄存器的完全兼容性，同时提供了对内存管理、异常和中断、计时器支持和调试支持等各方面的系统级扩展。

POWER 的自然历史 POWER 和 PowerPC 微处理器有着漫长而传奇的历史，最初是 IBM 801，其后是 POWER、RS64 和 PowerPC 芯片系列（这些并不是线性发展的）。每个芯片家族都对计算世界有自己强有力的影响，从游戏控制台到主机，从数字手表到高端工作站，到处都得到了应用。欲了解全部历史，请阅读“ 人类的 POWER：IBM 的芯片制造历史”。

最初的 PowerPC 体系结构仍是 PowerPC AS 和 PowerPC Book E 的主要组成部分，并仍保持了其完整性，表现出了令人信服的应用级兼容性。

PowerPC 应用程序编程模型

当用到不只一种类型的 PowerPC 处理器时，开发人员应时刻谨记处理器处理内存的方式存在一些差异。

PowerPC 存储模型

PowerPC 体系结构本身支持字节（8 位）、半字（16 位）、字（32 位） 和双字（64 位） 数据类型。PowerPC 实现还可以处理最长 128 字节的多字节字符串操作。32 位 PowerPC 实现支持 4-gigabyte 的有效地址空间，而 64 位 PowerPC 实现支持 16-exabyte 的有效地址空间。所有存储都可以字节寻址。

对于错位数据访问来说，不同的产品家族提供了不同的校准支持，有一些是以处理异常的方式，其他的是通过硬件中的一步或者多步操作来处理访问。

最高位字节在最前（Big-endian）还是最低位字节在最前（little-endian）?

PowerPC、PowerPC AS 以及早期的 IBM PowerPC 4xx 家族大部分是字节排列顺序最高位在最前的机器，这就意味着对半字、字以及双字访问来说，最重要的字节（most-significant byte，MSB）位于最低的地址。各实现对最低位在最前的字节排列顺序方式的支持不同。PowerPC 和 PowerPC AS 提供了最小限度的支持，而 4xx 家族为最低位字节在最前的存储提供了更为健壮的支持。Book E 是字节排列顺序无关的，因为 Book E 体系结构完全支持这两种访问方法。

回页首

PowerPC 应用级寄存器

PowerPC 的应用级寄存器分为三类：通用寄存器（general-purpose register，GPR）、浮点寄存器（floating-point register [FPR] 和浮点状态和控制寄存器 [Floating-Point Status and Control Register，FPSCR]）和专用寄存器（special-purpose register，SPR）。让我们来分别看一下这三类寄存器。

通用寄存器（GPR）

用户指令集体系结构（Book I）规定，所有实现都有 32 个 GPR（从GPR0 到 GPR31）。GPR 是所有整数操作的源和目的，也是所有加载/存储操作的地址操作数的源。GPR 还提供对 SPR 的访问。所有 GRP 都是可用的，只有一种情况例外：在某些指令中，GPR0 只是代表数值 0，而不会去查找 GPR0 的内容。

浮点寄存器（FPR）

Book I 规定，所有实现都有 32 个 FPR（从 FPR0 到 FPR31）。FPR 是所有浮点操作的源和目的操作数，可以存放 32 位和 64 位的有符号和无符号整数，以及单精度和双精度浮点数。FPR 还提供对 FPSCR 的访问。

注意，嵌入式微处理器实现时经常不提供对浮点指令集的直接硬件支持，或者只是提供一个附加浮点硬件的接口。很多嵌入式应用程序很少或者根本不需要浮点算法，而当需要的时候，对 PowerPC 浮点指令执行进行软件仿真就足够了。在嵌入式微处理器中，硬件中省去浮点（支持）而为实现带来的芯片面积和功率的减少是至关重要的。

浮点状态和控制寄存器（FPSCR）捕获浮点操作的状态和异常结果，FPSCR 还具有控制位，以支持特定的异常类型和对四种舍入模式之一的选择。对 FPSCR 的访问要通过 FPR。

专用寄存器（SPR）

SPR 给出处理器核心内部资源的状态并对其进行控制。不需要系统服务的支持就可以由应用程序读写的 SPR 包括计数寄存器（Count Register）、链接寄存器（Link Register）和整型异常寄存器（Integer Exception Register）。需要系统服务的支持才可以由应用程序读写的 SPR 包括时基（Time Base）和其他各种可能支持的计时器。

• 指令地址寄存器（Instruction Address Register，IAR）
  这个寄存器就是程序员们所熟知的 程序计数器或者 指令指针。它是当前指令的地址。这实际上是一个伪寄存器，用户只能通过“branch and link”指令才能直接使用这个寄存器。IAR 主要是由调试器使用，显示将要被执行的下一条指令。
• 链接寄存器（Link Register，LR）
  这个寄存器存放的是函数调用结束处的返回地址。某些转移指令可以自动加载 LR 到转移之后的指令。每个转移指令编码中都有一个 LK 位。如果 LK 为 1，转移指令就会将程序计数器移为 LR 中的地址。而且，条件转移指令 bclr 转移到 LR 中的值。
• 定点异常寄存器（Fixed-Point Exception Register，XER）
  这个寄存器存放整数运算操作的进位以及溢出信息。它还存放某些整数运算操作的进位输入以及加载和存储指令（ lswx 和 stswx ）中传输的字节数。
• 计数寄存器（Count Register，CTR）
  这个寄存器中存放了一个循环计数器，会随特定转移操作而递减。条件转移指令 bcctr 转移到 CTR 中的值。
• 条件寄存器（Condition Register，CR）
  这个寄存器分为八个字段，每个字段 4 位。很多 PowerPC 指令将指令的第 31 位编码为 Rc 位，有一些指令要求 Rc 值等于 1。当 Rc 等于 1 且进行整数操作时，CR 字段 0 被设置来表示指令操作的结果：相等（Equal, EQ），大于（Greater Than, GT），小于（Less Than, LT），以及和溢出（Summary Overflow, SO）。当 Rc 等于 1 且进行浮点操作时，CR 字段 1 被设置用来表示 FPSCR 中异常状态位的状态：FX、FEX、VX 和 OX。任何一个 CR 字段都可以是整数或者浮点比较指令的目标。CR 字段 0 还被设置用来表示条件存储指令（ stwcx 或者 stdcx ） 的结果。还有一组指令可以操纵特定的 CR 位、特定的 CR 字段或者整个 CR，通常为了测试而将几个条件组合到同一个位中。
• 处理器版本寄存器（Processor Version Register，PVR）
  PVR 是一个 32 位只读寄存器，标识处理器的版本和修订级别。处理器版本由 PowerPC 体系结构过程分配。修订级别由实现定义。需要有特权才能访问 PVR，所以应用程序只能在操作系统函数的帮助下才可以确定处理器版本。

回页首

PowerPC 应用级指令集

表 1 列出了不同的指令类别以及每类的指令类型。

表 1. 指令类别

指令解析

所有指令的编码长度都是 32 位。PowerPC 的位编号方式与大部分其他定义相反：第 0 位是最重要的位，第 31 位是最不重要的位。指令首先由一个字段中较高的 6 位进行解码，这 6 位称为 主要操作码（primary opcode）。其余 26 位包含的字段分别是操作数说明、立即（immediate）操作数以及扩展的操作码（opcode），而且这些还可能是保留的位或字段。表 2 列出了 PowerPC 定义的基本指令格式。

表 2. PowerPC 指令格式

• D-form
  这一指令格式提供至多两个寄存器作为源操作数，一个立即源，至多两个寄存器作为目的操作数。这一指令格式的一些变种使用部分目的和源寄存器操作数说明符作为立即字段或作为扩展的操作码。
• X-form
  这一指令格式提供至多两个寄存器作为源操作数，至多两个目的操作数。这一指令格式的一些变种使用部分目的和源寄存器操作数说明符作为立即字段或作为扩展的操作码。
• A-form
  这一指令格式提供至多三个寄存器作为源操作数，以及一个目的操作数。这一指令格式的一些变种使用部分目的和源寄存器操作数说明符作为立即字段或作为扩展的操作码。
• BD-form
  条件转移指令使用的是这一指令格式。BO 指令字段指定了条件的类型；BI 指令字段指定了以哪个 CR 位作为条件；BD 字段用作转移位置。AA 位指定了转移是绝对转移还是相对转移。换名话说，转移目标地址是立即字段的值，还是立即字段的值与转移地址的和。LK 位指定了下一个顺序指令的地址是否作为子例程调用的返回地址保存在链接寄存器中。
• I-form
  无条件转移指令使用这一指令格式。由于是无条件的，BD 格式中的 BO 和 BI 字段改变为另外的转移位置，以构成 LI 指令字段。同 BD 格式一样，这一指令格式也支持 AA 和 LK 位。

如前所述，这些指令格式各有其变种。不过，这些格式是对大部分 PowerPC 指令集编码结构的最好描述。

转移指令

PowerPC 为控制流程提供了一组指令，包括：

• 条件和无条件转移指令。
• “递减计数和如果是零或者非零时转移”的能力。
• 绝对转移和相对转移。
• 使用链接寄存器或计数寄存器来指定转移目标地址的转移指令。

所有的转移指令都具备保存后继顺序指令地址的能力，包括到链接寄存器的转移。条件寄存器 32 位中的任意一位都可以指定为条件转移的条件，并可以指定 CR 位是否必须为 0 或 1 时转移条件才成立。

条件寄存器指令

PowerPC 提供了一组用于对 CR 的特定位执行布尔操作和对 CR 字段进行拷贝的指令。它允许组合多个转移条件，这样可以减少代价高昂的条件转移的数量。表 3 列出了 PowerPC CR 逻辑指令。

表 3. PowerPC CR 逻辑指令

整数运算指令

很多指令用于执行运算操作，包括 add、substract、negate、compare、multiply 和 divide。很多格式用于立即值、溢出检测以及进位和借位。各实现中 multiply 和 divide 的执行是不同的，因为这些通常是多周期指令。表 4 列出了 PowerPC 整数运算指令。

表 4. PowerPC 整数运算指令

逻辑、循环和移位指令

PowerPC 提供了一组完整的逻辑操作（指令），还支持对符号的扩展以及对 GPR 中前置零的统计。表 5 列出了 PowerPC 逻辑指令。

表 5. PowerPC 逻辑指令

PowerPC 提供了一组健壮而强大的循环和移位操作（指令），如表 6 所列。

表 6. PowerPC 循环和移位指令

浮点指令

PowerPC 提供了一组健壮的浮点运算、比较和转换操作（指令）。与软件支持一道，PowerPC 浮点运算完全符合 ANSI/IEEE 标准 754-1985 规范。在所有运算和比较操作中都支持单精度和双精度浮点格式。

虽然浮点数以双精度格式存储于 FPR 中，但是，有一组单精度运算指令，可以执行运算操作并将最终结果舍入为单精度，同时检测进行单精度操作时可能会发生的异常（比如指数溢出、下溢和失去精度）。

• 一组 Load Floating-point Single指令可以访问存储器中的字，并在将其放入目标 FPR 前把单精度值转换为双精度值。
• 一组 Store Floating-point Single指令可以将源 FPR 中的源操作数在存储到存储器中目标字之前转换为单精度格式。

可以启用或禁用具体种类的浮点异常来支持设陷（trapping） 环境。表 7 列出了基本的和可选的 PowerPC 浮点指令集。

表 7. PowerPC 浮点指令

FPSCR 处理指令

表 8 列出了基本的 PowerPC FPSCR 处理指令集。

表 8. PowerPC FPSCR 处理指令集

加载和存储指令

所有加载和存储指令的执行都使用 GPR 或者 GPR 和指令中的立即字段作为存储器访问的地址说明符。用指令生成的数据有效地址来更新基址寄存器（也就是 RA）是大部分加载和存储指令的一个可选项。

有用于以下方面的指令：

• 字节、半字、字和双字大小。
• 在 GPR 或 FPR 与存储器之间移动数据。
• 在 GPR 或 FPR 与存储器之间移动数据。

特殊的存储器访问指令包括：

• 多字加载/存储
  即 lmw 和 stmw ，可以操作最多 31 个 32 位字。
• 字符串指令
  这些指令可以操作最长 128 字节的字符串。
• 内存同步指令
  这些用于实现内存同步。CR 的第 2 位（EQ 位） 设置用来记录存储操作的成功完成。内存同步指令包括：
  • lwarx （加载字并预留变址）
  • ldarx （加载双字并预留变址）
  • stwcx （存储字条件变址）
  • stdcx （存储双字条件变址）
  lwarx / ldarx 执行加载并设置处理器内部的预留位，编程模型不必明确了解这些行为。如果设置了预留位，相应的存储指令 stwcx. / stdcx. 执行条件存储，并清除预留位。

栈

PowerPC 体系结构没有关于本地存储器的栈的概念。体系结构没有定义压入或者弹出指令，也没有定义专门的栈指针寄存器。不过，有一个软件标准可用于 C/C++ 程序，这个标准叫做嵌入式应用程序二进制接口（ Embedded Application Binary Interface，EABI），它定义了栈寄存器和内存的约定。EABI 将 GPR1 预留为栈指针，GPR3 到 GPR7 用于函数参数传递，GPR3 用于函数返回值。

需要为 C/C++ 提供接口的汇编语言程序必须遵循同样的标准来保持约定。

高速缓存管理指令

PowerPC 体系结构包含了面向应用级高速缓存访问的高速缓存管理指令。高速缓存指令在表 9 中列出。

表 9. 高速缓存管理指令

当将高速缓存处理代码移植到不同的 PowerPC 实现时要当心。虽然高速缓存指令可能是跨不同实现而通用的，高速缓存的组织和大小可能会有变化。例如，假定高速缓存大小以对其进行刷新的代码，在用于其他大小的高速缓存时可能需要进行修改。而且，各实现的高速缓存初始化可能不同。有一些实现提供了自动清除高速缓存标签的硬件，而其他实现需要使用软件循环来使高速缓存标签无效。

自修改代码

虽然编写自修改代码不是一个工业标准，但有些情况下它是必不可少的。下面的序列介绍了执行代码修改用到的指令：

1. 存储修改的指令。
2. 执行 dcbst 指令，强制包含有修改过的指令的高速缓存行进行存储。
3. 执行 sync 指令，确保 dcbst 完成。
4. 执行 icbi 指令，使将要存放修改后指令的指令高速缓存行无效。
5. 执行 isync 指令，清除所有指令的指令管道，那些指令在高速缓存行被设为无效之前可能早已被取走了。
6. 现在可以运行修改后的指令了。当取这个指令时会发生指令高速缓存失败，结果就会从存储器中取得修改后的指令。

回页首

计时器

大部分实现都提供了一个 64 位时基，可以通过两个 32 位寄存器读取，或者通过一个 64 位寄存器读取。各实现的计时器增量不同，SPR 数和访问时基的指令也不同。所以，跨实现移植计时器代码时要当心。另外的计时器可能也不同，但大多数实现都提供了至少一种递减的可编程计时器。

回页首

保持代码的兼容性

需要在多个实现上进行编程的 PowerPC 用户通常会问及保持代码兼容性的技巧。下面的建议将有助于尽量减少移植问题：

• 尽可能使用 C 代码。
  当今的 C 编译器在很多情况下可以生成与直接手写的汇编代码在性能上相当的代码。作为 Book I 代码，C 代码将保证代码的兼容性。
• 尽可能避免使用处理器相关的汇编指令。
  尽量不要在 C 中嵌入处理器相关的汇编指令，因为它们将更难被发现。分离开那些已知会包含设备相关寄存器或指令的代码。这些通常是启动次序和设备驱动程序，不过也可能包括浮点代码（包括 long long 类型）。保持假定和依赖全部归档。
• 使用处理器版本寄存器（PVR），但只在适当的时候用。
  跨差别较小的实现的通用代码还好，PVR 可以用于做出判断。但是，在需要进行较大修改的情况下（例如，PowerPC AS 相对于 Book E MMU 代码），建议使用单独的代码库（code base）。

回页首

结束语

PowerPC AS 和 PowerPC 都支持最初的 PowerPC 体系结构中定义的应用级基础设施，同时为它们的具体目标市场提供了最佳的优化。

就其两种操作模式之一而言，PowerPC AS 实质上与最初的 PowerPC 相同，而 PowerPC Book E 在它的 Book III 级别的定义中，已经走向了不同的方向，为低价格、低功率以及体系结构灵活的嵌入式应用进行了最优化。当然，在 32 位的实现上还不能用双字整数指令，在大部分嵌入式实现中浮点指令也只是通过软件仿真提供支持。

不过，这对应用程序二进制在 PowerPC 体系结构家族树的分支中自由地迁移来说是一个非常有意义的机会。

参考资料

• 您可以参阅本文在 developerWorks 全球站点上的 英文原文.
• 要了解 IBM POWER 相关芯片制造的全部历史，请阅读“ 人类的 POWER：IBM 的芯片制造历史”（ developerWorks, 2004 年 3 月）。
• 在 IBM PowerPC站点查找更多资料。
• 在 IBM PowerPC Web 站点技术库可以得到具有详细技术资料的用户手册。您还可以在专门的 PowerPC Product Briefs中找到有价值的资料。
• 就其两种操作模式之一而言， PowerPC AS实质上与最初的 PowerPC 相同，而 PowerPC Book E为嵌入式市场而做了最优化。
• “ PowerPC 汇编”（ developerWorks, 2002 年 7 月） 从 PowerPC 的角度概要介绍了汇编语言，并对比了三种体系结构的例子。
• “ A programmer's view of performance monitoring in the PowerPC microprocessor”（ IBM Systems Journal, 1997）教您如何使用 PowerPC 芯片上的性能监控器（Performance Monitor，PM）来分析不同工作负荷下的处理器、软件和系统属性。
• PMAPI 是一个库，它有一组 API，可以访问所选的 IBM POWERPC 微处理器所包含的硬件性能计数器。
• PowerPC 体系结构是 精减指令集计算机（RISC）体系结构。
• IBM 的 Linux on PowerPC 团队的目标是改进和扩展用于嵌入式、32 位和 64 位处理器的 Linux。要获得兼容性的信息、文档、代码或者更多，请访问 Linux on PowerPC 主页。
• IBM 的 Linux Technology Center 提供了 POWER 程序员参考资料汇编。
• Linux on POWER概要介绍了来自 IBM 的 POWER 相关的 Linux 产品。
• 在 developerWorks Linux 专区可以找到更多为 Linux 开发人员准备的参考资料。
• 在 Developer Bookstore 的 Linux 区可以找到很多精选的 Linux 书籍。