2006年12月11日 ― 世界上最有创新力的半导体公司意法半导体（纽约证券交易所： STM)将给2006年12月11到13日在美国旧金山举行的2006年国际电子器件大会（IEDM）带来11篇独创和合著者论文，ST的力作包括主流的CMOS技术、非易失性存储器和CMOS图像传感器。
“今年我们参加IEDM大会的规模再次展示了ST的研发实力：领导创新的能力，促进先进半导体技术产业化的能力，最重要的能力是，我们与Crolles2联盟以及来自不同国家的享誉世界的研发机构密切合作的能力。”ST主管前端工序及制造业务的执行副总裁Laurent Bosson表示。
在非易失性存储器领域，相变存储器是新一代备用存储器中的佼佼者，ST与英特尔合著了一篇关于PCM阵列中的不规则单元的电定性分析的论文。这篇论文发现了两个潜在的故障机制，并提出了新的改良方法。(2006年12月11日，星期一， 4.05pm - 2.7 - 相变存储器阵列中不规则单元的电定性分析)
在浮栅非易失性存储器领域，氧化物缺陷是造成产品不稳定性的主要原因，通过确定应力电感泄漏电流和电荷俘获效应可以解决不稳定问题。概括陷阱的统计学特性是优化未来闪存技术的一个基本方法，ST与合作伙伴米兰理工大学合著的论文提出了一个基于随机电报噪声统计分析的新物理模型。(2006年12月12日，星期二 - 2:45pm - 18.2通过随机电报噪声统计分析确定二氧化硅中的缺陷光谱特性)
ST还将与EPF Lausanne联合宣讲一篇关于采用MEMS技术的新型存储器的论文。该论著提出了一个创新的悬浮栅MOSFET可伸缩1T存储器架构，新架构能够实现一个介于RAM和闪存之间的半非易失性存储器，同时还能降低产品功耗。新开发出来的技术使这个机电混合技术的产品兼容先进的CMOS技术，为内存产品开创了新的局面。(2006年12月12日，星期二 - 2:20pm - 19.1 1T采用悬浮栅MOSFET技术的 MEMS存储器)
为加强公司在图像传感器技术领域的领先地位，ST将首次推出一个创新的1.75µm像素图像传感器的制造工艺，新工艺将全面改进传感器的主要参数，例如，光转换增益、饱和电压、灵敏度、暗电流和噪声。这个基于铜的制造工艺特别适合光量很低的手机应用，ST已经成功设计出一个标准的300万1.75µm像素的传感器样品。(2006年12月11日星期一 ? 2:50pm - 5.4 采用特殊的空腔蚀刻技术的全面优化的基于铜的1.75µm和1.45µm像素CMOS图像传感器制造工艺)
CEA-LETI联合ST以及其它的研究合作伙伴将宣读一篇关于采用非晶硅制造3μm 像素的IC上CMOS图像传感器的工艺技术。试验结果证明，材料、工艺和像素设计的改进使非晶硅在高亮度条件下的不稳定性得到全面的改观。(2006年12月11日，星期一 - 3:40pm - 5.6 A一个用于IC上CMOS图像传感器的高可靠性非晶硅光传感器)
在制造工艺方面， CEA-LETI、意法半导体和飞思卡尔半导体的先进器件合作项目组的论文首次在FDSOI cMOSFET的栅长宽仅为25nm的栅叠层HfO2上比较了物理气相沉积和化学气相沉积(PVD 和CVD)TiN的伸缩性。(2006年12月12日，星期二 - 4:50pm - 23.7 在FDSOI cMOSFET的栅长宽仅为25nm的金属栅叠层HfO2上比较物理气相沉积和化学气相沉积(PVD和CVD)TiN的伸缩性)
另一篇由ST、CEA-LETI 和 IMEC撰写的论文论述了一个创新的实现伸缩性很高的HfO2/TiN叠层栅的纳米聚焦离子束叠层沟道GAA（全环栅）FinFET晶体管的3D集成工艺，与采用相同叠层栅的平面晶体管相比，每个布局表面的电流强度提高了五倍。(2006年12月13日，星期三 - 2:50pm - 38.4 一个创新的实现伸缩性极高的HfO2/TiN叠层栅的纳米聚焦离子束叠层沟道GAA（NBG）FinFET晶体管的3D集成工艺)
ST与IMEC、NXP、TI和松下共同完成了一个关于可望成为成本最低的低功耗金属栅CMOS的约稿：Ni-TOSI选择。这篇论文首次全面评估了具有可制造性的FUSI(全硅化)栅，涵盖了从集成、工艺控制、可靠性、匹配、产品设计到电路级优点的主要方面。因为多晶硅回蚀过程可以选择和控制，所以可以实现基于镍的具有记录环形振荡器性能的双功能FUSI CMOS电路，达到IRTS对小功率CMOS的45nm节点的需求。(2006年12月12日，星期二 - 9:55am - 10.3 基于镍的 FUS栅极:CMOS 45nm节点及以下的集成技术)
在十纳米级MOSFET物理学上取得了新的进展，ST与飞利浦、 CEA/LETI和IMEP的合著论文分析了低于50nm技术面临的新挑战：栅长超短晶体管的载流子迁移率退化。通过对低温迁移率进行测量和深入分析晶体管的物理特性，找到了退化的一个原因，并提出了相应的优化方案。(2006年的12月13日，星期三- 9:55am - 26.3 栅长超短晶体管的意外迁移率退化问题：缩减CMOS尺寸的新挑战)
在 “创新器件技术”领域，ST和两个研究合作伙伴合著的论文介绍了关于硅I-MOS器件的新成果，通过调整普通CMOS制造工艺，可以制造掺杂类型相反的源极和漏极。栅长最低55nm的成品器件具有标准的功能，而报告的最小器件的栅长只有17nm。对于所有器件，最大电流只受限于触点烧毁，测量到的最大电流为4700微安，是曾经报告过的MOS器件的最大电流。此外，测试显示其外推Ion/Ioff 灵敏值接近ITRS’05开发计划对HP（高性能产品）强制实施的技术标准。(2006年12月11日，星期一- 2:00pm - 6.2 超短冲击离子化MOS(I-MOS)器件中的高电流驱动)
最后，Crolles2联盟成员 ST、飞思卡尔和NXP在一篇合作的论文中证实，联盟的低成本低功耗45nm CMOS平台将于2007年第4季度提前投产，基于以前介绍过的高NA 193nm浸入式光刻技术，联盟论述了40nm器件的HD(高密度)SRAM功能。该器件的SRAM密度相当于65nm HD SRAM的两倍，两个均用于高速和低泄漏单元。其它主要特性包括先进应力技术、一种用于高速应用的三重栅氧化工艺和一个电介质系数2.5的金属间化合物的使用，保证在叠6-10层铜后继续维持性能。(2006年12月13日星期三- 10:20am - 27.4一个用于45-nm技术节点的具有成本效益的低功耗平台)
|
意法半导体（ST）公司简介
意法半导体，是微电子应用领域中开发供应半导体解决方案的世界级主导厂商。硅片与系统技术的完美结合，雄厚的制造实力，广泛的知识产权组合(IP)，以及强大的战略合作伙伴关系，使意法半导体在系统级芯片(SoC)技术方面居最前沿地位。在今天实现技术一体化的发展趋势中，ST的产品扮演了一个重要的角色。公司股票分别在纽约股票交易所、巴黎Euronext股票交易所和米兰股票交易所上市。2005年，公司净收入88.8亿美元，净收益2.66亿美元，详情请访问ST网站：www.st.com
或ST中文网站www.stmicroelectronics.com.cn。
|
|
|
 |
|
